



## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

57-133656

(43) Date of publication of application: 18.08.1982

(51)Int.CI.

H01L 27/00

G01R 31/26

H01L 21/66

(21)Application number : 56-019219

(71)Applicant : NEC CORP

(22)Date of filing:

12.02.1981

(72)Inventor: TOYOFUKU TAKASHI


KOSAKA HIDETOSHI

# (54) SEMICONDUCTOR INTEGRATED CIRCUIT INCORPORATED WITH TEST CIRCUIT (57) Abstract:

PURPOSE: To reduce the number of pins while increasing circuits which can be mounted to the inside by mounting a circuit latching the output of an input level detecting circuit to a multifunctional input terminal and using the output of the latch circuit as signals for testing the inside.

IN2 DUT 21

CONSTITUTION: The multifunctional input terminal IN2 is connected to the input level detecting circuit consisting of E/DMOS elements N21, N22 and a circuit G21 for a function. The output of the level detecting circuit is connected to the set input of the flip-flop type latch circuit formed by NAND gates G22, G23, and signals activating a test circuit are outputted to a terminal OUT22 from the latch circuit. When voltage exceeding VCC is applied to



the IN2, the latch circuit is set, and the OUT22 is at a low level, and thereafter continues a test mode condition until reset signals R are inputted. On the other hand, output signals corresponding to input are outputted to the OUT21 even at the time of a test mode. Accordingly, the number of the pins can be reduced and the mounting density of the internal circuits can be increased because a fixed level need not be inputted to the input terminal at all times when the test mode.

### **LEGAL STATUS**





[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office



① 特許出願公開

## <sup>®</sup> 公開特許公報(A)

昭57—133656

விnt. Cl.3

H 01 L 27/00

G 01 R 31/26 H 01 L 21/66 識別記号

庁内整理番号

6426-5F

7359-2G

6851-5F

43公開 昭和57年(1982)8月18日

発明の数 1 審査請求 未請求

(全 3 頁)

#### のテスト回路内蔵型半導体集積回路

②特

昭56-19219 願

29出

昭56(1981)2月12日 願

@発 明 者 粤福隆

東京都港区芝五丁目33番1号日

本電気株式会社内

**仰発 明 者 小坂秀敏** 

東京都港区芝五丁目33番1号日

本電気株式会社内

の出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

⑪代 理 人 弁理士 内原晋

聑

## 。1. 発明の名称

テスト回路内蔵型半導体集積回路

#### 2. 特許請求の範囲

回路機能を評価するためのテスト回路を内蔵し てなるテスト回路内蔵型半導体集積回路において、 多機能入力端子に設けられた入力レベル検出回路 の出力をラッチする回路を有し、このラッチ回路 の出力を内部のテスト用信号とすることを特徴と 

#### 3. 発明の詳細な説明

本発明は半導体集積回路に関し特に、入力端子 に印加される入力電圧によって、内蔵されている 回路機能評価用テスト回路をアクティブにして特 性評価・チェックを行うテスト回路内蔵型半導体 集積回路に関する。

内部にテスト回路を持つ半導体集積回路におい

て、テスト回路をアクティブにする方法として、 テスト用の専用入力端子を設け、その入力電圧を 判断して、テストする方法と、ある入力端子の機 能にテスト回路をアクティブにするための機能を 付加(多機能入力端子)して、その入力電圧によ って、テストする方法があったが、これらの方法 では、テストモードを保つために、一定レペルの 入力電圧をテストモード期間中、常に加えている ことが必要であった。

第1図に、多機能入力端子の場合における従来 方法の一例を示す。入力端子IN1に印加する電 圧振幅が O V と電源電圧 Vcc 以内であると、イン パータG11の閾値は0~ Vcc の範囲内の所定値 に設定されているので出力OUT11は、入力端 子INに対する動作を行ない、又、A点の電位は. インパータG12に対し常に『低『レベルとなる よりに設定されているので、テストモード用出力 OUT 1 2は常時 『高 『レベルになり、テスト回 路はアクティブになっていない。入力増子IN1 に印加する電圧として電源電圧 Vcc を越えた電圧

特別昭57-133656(2)

を加えると、Vcc を越える。 圧が印加されている 期間中はA点の電位はインパータG12に対し高。 レベルとなり、出力OUT11、OUT12は『低』 レベルを出力し、テストモード用出力はアクティ ブとなる。この場合、テストモード期間中は、入 力端子IN1に附頭電圧 Vcc を越える電圧を入力 し続けなくてはならない。

第3図に以上の動作を説明するタイミングチャートを示す。なお、N11はNチャネルディブレッション型MOSトランジスタ、N12はNチャネルエンハンスメント型MOSトランジスタである。

本発明の目的は、前記の従来技術で示したようなテストモード期間中は一定レベル入力を入力し続けなければならない欠点をなくす事と同時に、 テストモード中でも信号を入力できる多機能入力 端子を備えたテスト回路内蔵型半導体集積回路を 提供することである。

第2図は本発明の一実施例を示す回路接続図で ある。多機能入力端子IN2は、テスト回路を、

レベルになり、 U 2 2 , G 2 3 で構成されたラッチ回路をセットし、 O U T 2 2 は ® 低 ® レベルとなり、 C の信号を用いて、内部のテスト用信号とすれば以後テストモード状態となる。 またこの時 I N 2 に印加される入力レベルが O から電源電圧 (Vcc)以内になると、 O U T 2 2 は ® 低 ® レベル(テストモード)のままで、 O U T 2 1 には、 C の入力に対応した論理回路の出力( O U T 2 1 )を得ることが出来る。

なお、RはG22,G23で構成されているラッチ回路のリセット信号であり、とれは、テストモードを解除するための信号か、あるいはL8Iのリセット入力信号等を使用することができる。

第4図に以上説明した第2図の回路動作を示す タイミングチャートを示す。

なお、N21はNチャネルディブレッション型 MOSトランジスタ、N22はNチャネルエンハ ンスメント型MOSトランジスタである。


第5図は本発明の他の実施例を示す回路接続図で、CMOS 回路に適用した例である。N51は

アクティブにする松能と、その他の機能を有しており、多機能入力端子には、ディブレッション型MOSN21とエンハンスメント型MOSN22からなる入力レベル検出回路及びファンクション機能用の回路G21(論理素子)が接続され、入力レベル検出回路の出力は、ラッチ回路のセット入力に接続されており、このラッチ回路の出力はテスト用回路をアクティブにするための信号である。

次にとの回路の動作について説明すると、多機能入力端子IN2に印加する電圧レベルが0から電源電圧 Vcc 以内の電圧の場合には、出力OUT21には、IN2が論理回路G21を通り出力されており、この信号は、LSIの何らかの機能を行わせるために使用される。入力レベル検出回路の出力Aは『低』レベルとなっている。次にこのLSIをテストモードにする場合に、IN2に電源電圧 Vcc を越えた入力電圧を加えれば、N21、N22で構成されたレベル検出回路の出力Aは『高』

Pチャネルエンハンスメント型MOSトランジスタ、N52はNチャネルエンハンスメント型MOSトランジスタである。多機能入力端子IN5に0からVcc以内の電圧が加えられているときには、出力OUT51には、入力信号はG51を通り出力され、レベル検出回路の出力Aは『低』レベルとなっていることは第2図の場合と同様である。テストモードに設定するにはIN5に負電圧を加え、レベル検出回路の出力Aを『高』レベルにすればよい。

以上詳細に脱明したように、本発明によれば、 テスト回路を内蔵する半導体集積回路に、テスト 用入力端子を増設したり、多機能入力端子にテストモード時、常時一定レベルを入力させなくても 良いため、半導体集積回路のピン数の削減ができ るほかテストモード時でも多機能入力端子から信 号を入力するととができるため、半導体集積回路 内部に従来以上の回路を実装することができると いう極めて大きな効果がある。




トである。

4. 図面の簡単な説明 トで

第1図は、従来のテスト回路内蔵型半導体集積回路を説明するための回路接続図で、N11はNチャネルディブレッション型MOSトランジスタ、N12はNチャネルエンハンスメント型MOSトランジスタ、Vccは電源を示す。

第2図は本発明の一実施例を説明するための回路接続図で、N21はNチャネルディブレッション型MOSトランジスタ、N22はNチャネルエンハンスメント型MOSトランジスタ、G22とG23はフリップフロップ型のラッチ回路を構成する否定論理和ゲートである。

第3図及び第4図はそれぞれ第1図及び第2図に示す回路の各部の電圧波形を示すタイミングチャートで、Tは、テストモートであることを示す。 第5図は本発明の他の実施例を示す回路接続図でCMOS 回路に適応した一例であり、N51は Pチャネルエンハンスメント型MOSトランジスタ、N52はNチャネルエンハンスメント型MOSトランジスタ、G52、G53は否定論理和ゲー



- 第1四

